Obiectivul principal al acestui proiect experimental demonstrativ (demonstrator) este de a implementa, testa și valida tehnologia nHSE ca parte componentă a microcontrolerului nMPRA, utilizând setul de instrucțiuni RISC-V, implementarea Z-Scale a acestuia cu trei etaje pipeline și varianta verilog vscale.

Demonstratorul va sintetiza pe FPGA , nMPRA + nHSE pentru n = 2, 4, 8, 16, 32(n - numar de semiprocesoare), un număr variabil de intreruperi, i = 2 – 32, de mutex-uri m = 2-32 și un număr variabil de evenimente de sincronizare, e = 2 – 32. Astfel, acesta va permite realizarea unor studii privind complexitatea arhitecturii, necesarul de resurse, impactul asupra frecvenței de lucru și a consumului de putere, precum și execuția unor programe de test care să scoată în evidență performanțele acestei noi tehnologii (gradul de maturitate tehnologică TRL4).

Din acest obiectiv principal derivă următoarele obiective punctuale:

  • Obiectivul 1(O1). Definirea unor specificații unificate care să stea la baza oricărei implementări nMPRA + nHSE.

  • Obiectivul 2(O2). Structurarea pe module a nHSE astfel încât să se asigure o adaptare ușoară și la alte implementări (coprocesor MIPS, ARM sau extensie non standard a setului de instrucțiuni la RISC V, etc).

  • Obiectivul 3(O3). Sinteza nMPRA pentru diferite valori ale lui n.

  • Obiectivul 4(O4). Sinteza nHSE pentru diferite valori male lui n, i, m și e (n - numar de semiprocesoare).

  • Obiectivul 5(O5). Sinteza ansamblului nHSE + nMPRA și implementarea demonstratorului.

  • Obiectivul 6(O6). Studii privind impactul diferitelor valori n, i, m, și e asupra performațelor demonstratorului (nHSE + nMPRA).

  • Obiectivul 7(O7). Realizarea de programe de test pe demonstartor pentru evaluarea și validarea funcționalității și a performațelor ansamblului nHSE + nMPRA.

  • Obiectivul 7(O8). Diseminarea rezultatelor